Détail d'une fiche   Version PDF

TARAN (SR0905HR)

Architectures matérielles spécialisées pour l’ère post loi-de-Moore

CAIRN (SR0211OR) →  TARAN


Statut: Décision signée

Responsable : Olivier Sentieys

Mots-clés de "A - Thèmes de recherche en Sciences du numérique - 2024" : A1.1. Architectures , A1.1.1. Multi-cœurs, pluri-coeurs , A1.1.2. Accélérateurs matériels (GPGPU, FPGA, DSP, etc.) , A1.1.8. Sécurité des architectures , A1.1.9. Tolérance aux fautes , A1.1.10. Architectures reconfigurables , A1.1.12. Architectures non conventionnelles , A1.2.5. Internet des objets , A1.2.6. Réseaux de capteurs , A2.2. Compilation , A2.2.4. Architectures parallèles , A2.2.6. GPGPU, FPGA... , A2.2.7. Compilation adaptative , A2.2.8. Génération de code , A2.3.1. Systèmes embarqués , A2.3.3. Systèmes temps réel , A4.4. Sécurité des équipements et des logiciels , A8.10. Arithmétique des ordinateurs , A9.9. IA distribuée, multi-agents

Mots-clés de "B - Autres sciences et domaines d'application - 2024" : B4.5. Consommation , B4.5.1. Informatique "verte" , B4.5.2. Consommation des capteurs enfouis , B6.4. Internet des objets , B6.6. Systèmes embarqués

Domaine : Algorithmique, programmation, logiciels et architectures
Thème : Architecture, langages et compilation

Période : 01/05/2021 -> 31/12/2025
Dates d'évaluation :

Etablissement(s) de rattachement : ENS RENNES, U. RENNES
Laboratoire(s) partenaire(s) : IRISA (UMR6074)

CRI : Centre Inria de l'Université de Rennes
Localisation : Centre Inria de l'Université de Rennes
Code structure Inria : 031133-0
CRI : Centre Inria de l'Université de Rennes
Localisation : École Nationale Supérieure des Sciences Appliquées et de Technologie
Code structure Inria : 031133-0

Numéro RNSR : 202124094C
N° de structure Inria: SR0905HR

Présentation

L'efficacité énergétique est désormais l'une des principales exigences pour la quasi-totalité des plateformes informatiques. Les architectes de machines sont toutefois confrontés à de nouveaux défis pour les prochaines décennies, le plus important étant la fin de la loi de Moore. Nous pensons que la clé de l'amélioration durable des performances (vitesse et énergie) réside dans les calculateurs spécifiques à un domaine. Dans cette nouvelle ère, le processeur sera augmenté d'un ensemble d'accélérateurs matériels destinés à exécuter des tâches spécifiques de manière bien plus efficace qu’un processeur généraliste. Notre équipe de recherche se concentre sur la conception d'accélérateurs qui peuvent s'avérer économes en énergie et tolérants aux pannes.

 


Axes de recherche

Nos axes de recherche couvrent quatre défis principaux : (1) élever le niveau d'abstraction de la conception des accélérateurs sans sacrifier les performances, ce qui inclut non seulement la proposition de nouvelles architectures spécialisées, mais aussi les compilateurs et les runtimes associés ; la recherche de méthodes pour construire des accélérateurs qui (2) calculent avec une précision juste suffisante et (3) sont résistants aux fautes induites par les radiations ou aux attaques de sécurité ; et (4) tirer parti des technologies non conventionnelles et émergentes. Un autre défi commun à toute l'équipe est l'exploration de l'espace de conception, qui a été et continuera d'être un processus essentiel pour la conception de matériel. Cet espace ne peut que continuer de s'étendre, et nous devons persister à développer des techniques permettant de naviguer efficacement dans cet espace.


Relations industrielles et internationales

Collaborations industrielles : L'équipe collabore (financement direct ou projets collaboratifs) avec de grandes entreprises (Safran, Nokia Bell Labs, Orange, Kalray, Huawei, Thales, STMicroelectronics), diverses PME, ou des instituts comme la DGA (Rennes), le CEA (Saclay, Grenoble), l'Onera (Toulouse) et le CNES (Toulouse). Au niveau international, nous collaborons actuellement avec des entreprises comme Raytheon Technologies, Xilinx R&D, ou Mentor Graphics.

Collaborations internationales : L'équipe a des collaborations internationales actives formelles ou informelles, notamment avec l'Université de Colombie-Britannique à Vancouver (accélérateurs d'IA de basse précision), l'IIT Goa (accélérateurs d'IA), l'Université d'État du Colorado (HLS, modèle polyédrique), l'University College Cork (tolérance aux fautes, accélérateurs), l'Université d'Oxford (arithmétique), Université du Massachusetts à Ahmerst (accélérateurs, FPGA), UCLA (arithmétique), EPFL (calcul approximatif), IMEC (tolérance aux fautes), Université du Québec à Trois-Rivières (accélérateurs), Université Concordia (NoC optique), Université d'Auckland (tolérance aux fautes), Université de Patras (hétérogénéité), etc.