Les systèmes réactifs sont souvent des systèmes critiques, au sens où l'occurrence d'erreurs au cours de leur fonctionnement peut avoir des conséquences graves du point de vue économique ou de la sécurité des personnes. Leur correction est donc primordiale. Cette correction peut être envisagée par vérification des propriétés attendues sur une spécification, par contrôle en empêchant les comportements fautifs, ou par test de l'implémentation d'un tel système vis à vis d'une spécification.

L'objectif de l'équipe-projet est d'améliorer la fiabilité des systèmes réactifs et critiques en fournissant à l'ingénieur logiciel des méthodes et des outils permettant d'automatiser le plus possible la génération des test et la synthèse de contrôleurs à partir de spécifications formelles de tels systèmes. Les moyens mis en oeuvre sont la conception de modèles formels des objets et relations intervenant dans le est et le contrôle, la conception d'algorithmes de génération de tests et de synthèse de contrôleurs et leur prototypage en vue d'un transfert industriel ou d'une distribution dans le milieu académique.

Nous fondons nos recherches sur les techniques de vérification telles que le model-checking, la preuve, l'analyse statique, la théorie du contrôle des systèmes à événements discrets, et les modèles et logiques qui les sous- tendent. Ce cadre mathématique est le moyen d'assurer la pertinence et les propriétés essentielles de correction des tests et contrôleurs produits. La proximité des problématiques de la génération de tests et de la synthèse de contrôleurs nous permettent une synergie entre ces deux thèmes et une factorisation des modèles, techniques et outils.

Nos domaines d'application privilégiés sont les systèmes de télécommunication, les systèmes embarqués, les cartes à puces et les systèmes de contrôle commande.

• Interaction entre génération de tests et synthèse de contrôleurs
• Techniques énumératives et à la volée
• Techniques symboliques
• Compositionalité et répartition
• Optimalité et qualité

• Projet européen IST Agedis (IBM, Intrasoft, Imbus, FTR&D, Univ. Oxford, Verimag) sur la génération automatique et l'exécution de tests pour des composants logiciels répartis.
• Projet RNTL Cote (Softeam, FTR&D, et les équipes-projets Inria TRISKELL et LANDE) sur le test, la vérification et la certification de composants logiciels.
• Action de développement AEE (Architectures Electroniques Embarquées avec PSA, Renault, Siemens, Sagem, Valeo, EADS) sur le test de systèmes embarqués dans l'automobile.
• Collaboration avec CP8-Schlumberger et l'équipe-projet Inria VASY sur la génération de tests symboliques pour des applications cartes à puces.
• Projet Castor (MATRA, TNI, AQL, CELAR) sur la conception d'architectures sécurisées d'un système d'information.
• Programme Van Gogh avec l'université de Twente (Pays-Bas) sur la génération de test.