L'architecture logicielle est un artefact de conception au croisement de plusieurs points de vue systèmes: il s'agit de logiciel, embarqué sur une architecture matérielle, connecté à l'environnement physique au moyen de capteurs et d'actuateurs. Le temps se perçoit de manière différente depuis chacun de ses points d'observation: il est discret et événementiel dans le logiciel, discret et temporisé (périodique, multi-périodique) dans le matériel, continu en physique. De plus, les langages de modélisation et de programmation usuellement utilisé pour spécifier les composants logiciels, matériels et physiques d'un système altèrent significativement cette perception du temps.  Habituellement, la représentation, le calcul, la mesure du temps est spécifique à un point de vue, à la résolution d'un problème de conception particulier: la simulation, le profilage, la controlabilité, l'analyse de performances, d'ordonnançabilité, la parallélisation, ou le prototypage virtuel.  Le but du projet TEA (temps, événements et architectures) est de définir un cadre sémantique et analytique permettant de raisonner  sur le temps dans les systémes puis de mettre en pratique ces résultats en revisitant l'état de l'art en analyse, en vérification et en synthèse, mettant à profit la compositionalité obtenue.

Time modeling in system design

    •  Time systems and calculi — logical and algebraic representations
    •  Time abstractions and refinements — logical and algebraic relations among time domains
    •  Conformance and mitigation — Verification of timed quantitative properties, automated synthesis of adapters for synchronisation

Time as a viewpoint in system analysis

    •  Logic and quantitative reasoning for analysis and verification
    •  Type inference, abstract interpretation, SAT/SMT verification
    •  Control and schedule synthesis, abstract affine scheduling
    •  Types, modules, interface and contract algebra

Application to embedded system design

    •  An infrastructure for polychronous modeling, analysis and (translation validated) code generation, the Eclipse IWG Polarsys project Polychrony on Polarsys
    •  A standard for modeling time  in architecture analysis and design
    •  Architecture exploration, virtual prototyping, virtual integration

International grants

    •  Toyota Info-Technology Centre, 2014+
    •  US Air Force Office for Scientific Research, 2013+

National grants

    •  CORAC project CORAIL, 2014+
    •  FUI project P, 2011-2015
    •  ANR project FEEVER, 2014-2017
 
International collaborations

    •  Fermat Laboratory at Virginia Tech Research Laboratories, since 2003
    •  IIT Kanpur
    •  The ASTRI foundation in Hong Kong
    •  The LIAMA project SACCADES with ECNU SEI
    •  Embedded Systems Group at TU Kaiserslautern
    •  The SAE committee for AADL

National collaborations

    •  The TOUTATIS network on architecture modeling: LAAS, IRIT, ISAE, ONERA, Telecom Paris and UBO
    •  INRIA project-team AOSTE
    •  GRD GPL

Former projects

    •  Networks of excellence Artist, Artist 2, Artist Design (2000-2009)
    •  NSF-INRIA project BALBOA (2002-2009)
    •  DGE project TOPCASED (2005-2010)
    •  ANR project OPENEMBEDD (2006-2008, coordinator)
    •  IST project SPEEDS (2007)
    •  EADS Foundation grant (2006-2009)
    •  ANR project SPACIFY (2007-2010)
    •  ANR project FotoVP (2008-2010)
    •  Artemisia project CESAR (2009-2011)
    •  ITEA2 project OPEES (2010-2012, work-package leader)
    •  ANR project Verisync (2010-2013)
    •  INRIA associate project POLYCORE (2011-2013)
    •  Regional project VeriGALS (2011-2014)